Kapasitor elektrolitik SMD impedans lebih rendah FVL yang dihasilkan oleh BEC ialah versi-lekap permukaan bagi-kapasitor elektrolitik melalui lubang tradisional. Ia direka bentuk untuk pematerian aliran semula ke papan litar bercetak dalam pemasangan teknologi-lekap permukaan moden. Ia mengekalkan struktur storan tenaga elektrokimia teras-kapasitor elektrolitik (anod, katod, medium elektrolitik, lapisan oksida dielektrik) tetapi menampilkan pakej padat dan rata dengan penamat logam untuk pemasangan PCB terus-menghapuskan petunjuk jejarian atau paksi melalui-varian lubang. Siri kapasitor ini mempunyai Rintangan Siri Setara (ESR) dan Kearuhan Siri Setara Rendah (ESL) yang lebih rendah, menjadikannya sesuai untuk aplikasi arus riak-tinggi,{10}}tinggi dalam elektronik kuasa moden.
Parameter Asas
|
Kategori Produk |
FVL impedans tambahan rendah SMD kapasitor elektrolitik |
|
Julat Kapasitans |
3.3UF~4700UF |
|
Julat Voltan |
6.3V~100V |
|
Suhu Bekerja |
-55 darjah ~105 darjah |
|
Toleransi |
±20% |
|
Sijil |
RoHS, REACH |
|
Aplikasi |
Elektronik industri, industri automotif, elektronik audio dan video, sistem pencahayaan |
Ciri-ciri
Rintangan Siri Setara (ESR) Sangat Rendah
Julat Biasa: 1-10 mΩ (vs. 10-50 mΩ untuk bahagian ESR rendah standard)
Pengukuran: Ditentukan pada 100 kHz dan 20 darjah
Ketergantungan Suhu: ESR meningkat pada suhu rendah, tetapi kurang mendadak daripada jenis standard
Kebergantungan Kekerapan: ESR kekal rendah sehingga-kekerapan resonan sendiri
Prestasi Domain Kekerapan
Julat berkesan: 100 kHz hingga 3+ MHz
Bersaing dengan tatasusunan MLCC dalam julat 500kHz-2MHz
Impedans pada 1MHz:<10 mΩ typical
Sudut fasa: Lebih dekat kepada ideal -90 darjah merentasi julat yang lebih luas
Sepanjang Hayat & Kebolehpercayaan
Jangka hayat asas: 5,000-20,000 jam @ 105 darjah (berbanding 2,000 untuk ESR rendah standard)
Kadar kegagalan:<0.1% per 1,000 hours (FIT <100)
Akhir-kriteria-hidup: ESR mencapai 150% daripada permulaan (vs 200% untuk standard)
Kitaran terma: 1,000+ kitaran (-55 darjah hingga +125 darjah )
Rintangan getaran: 40-50G (keteguhan gred tentera)
Proses Pengeluaran
Sebahagian daripada Kemudahan Pengeluaran Kami
Soalan Lazim
S1: Apakah sebenarnya yang menjadikan siri FVL "impedans lebih rendah"?
A1: "Galangan lebih rendah" (ELI atau XLI) bermaksud nilai galangan 5-10× lebih rendah daripada kapasitor ESR rendah standard, khususnya:
Julat ESR: 1-10 mΩ (vs 10-50 mΩ untuk ESR rendah)
Impedans pada 1MHz:<10 mΩ (competitive with MLCC arrays)
Keluk impedans rata sehingga 2-3 MHz
Kekerapan resonans sendiri-: 1-3 MHz (vs 200-500kHz untuk standard)
S2: Adakah ia terpolarisasi seperti elektrolitik biasa?
A2: Ya. Mereka terpolarisasi.
Penandaan kekutuban yang sama: Jalur/jalur menunjukkan positif (+)
Lebih sensitif kepada voltan terbalik: Boleh gagal dengan hanya 0.5-1V terbalik
Jangan sekali-kali menganggap orientasi-sentiasa sahkan
Kegagalan dari bias songsang adalah serta-merta dan malapetaka
S3: Bilakah saya harus menggunakan kapasitor impedans rendah tambahan dan bukannya kapasitor ESR- rendah standard?
A3: Gunakan Impedans Ekstra Rendah apabila:
Kekerapan penukaran > 300kHz (terutamanya GaN/SiC)
Muatkan transien < 1μs (CPU/GPU moden)
Sasaran kecekapan > 95% (pelayan, telekom)
Kekangan terma teruk (penyejukan terhad)
Ruang sangat terhad (tidak boleh selari dengan banyak penutup)
Automotif/perindustrian (suhu tinggi, kritikal kebolehpercayaan)
Cool tags: fvl impedans rendah smd kapasitor elektrolitik, China fvl impedans rendah smd kapasitor elektrolitik pengeluar, pembekal, kilang, Kapasitor Elektrolitik SMD Impedans Rendah Tambahan FVL, Kapasitor Elektrolitik Jejarian Impedans Rendah LF, kapasitor impedans rendah, Kapasitor Elektrolitik Jejarian Bukan Kutub NP, Kapasitor elektrolitik pelekap permukaan, kapasitor elektrolitik melalui lubang
